Un equipo de investigadores del Grup d’Enginyeria Electrònica (GEE) del Institut d’Intel·ligència Artificial de les Illes Balears (IAIB), centro propio de la Universitat de les Illes Balears (UIB), ha diseñado y fabricado el primer chip desarrollado por el instituto, orientado a aplicaciones de inteligencia artificial de muy bajo consumo para dispositivos del internet de las cosas (IoT) y sistemas de computación en la frontera (edge computing).
El chip fue presentado en el campus de la UIB en una rueda de prensa con la participación de Xavier Varona, director del IAIB; Miquel J. Roca Adrover, investigador principal del GEE; y Josep Lluís Rosselló, investigador responsable del proyecto.
La innovación clave del procesador es el uso de computación estocástica aplicada a redes neuronales morfológicas, una arquitectura que permite una altísima paralelización interna y reduce de forma drástica el consumo energético frente a la computación digital tradicional. Esta metodología requiere órdenes de magnitud menos recursos de hardware, lo que la hace especialmente adecuada para entornos con recursos limitados.
Aunque la computación estocástica trabaja con operaciones de precisión limitada, los investigadores han demostrado que, al encadenar cientos de miles de operaciones, la precisión final en tareas como el reconocimiento de imágenes o sonidos prácticamente no se ve afectada, ya que los errores intermedios tienden a compensarse. Además, su naturaleza probabilística aporta mayor robustez al circuito, permitiendo reducir la tensión de alimentación por debajo de los márgenes habituales.
Fabricado en tecnología CMOS de 180 nanómetros y funcionando a solo 0,81 voltios, el chip ha sido validado con la base de datos MNIST, que incluye 70.000 imágenes de dígitos manuscritos. Los resultados sitúan su eficiencia energética por encima de 1 TOPS/W (un billón de operaciones por joule), con consumos inferiores a 1 mW, superando en muchos casos arquitecturas alternativas desarrolladas en tecnologías más avanzadas.
Según los investigadores, esta arquitectura es especialmente adecuada para sensores inteligentes, wearables, sistemas de monitorización distribuida y dispositivos alimentados por batería, donde no es viable el uso de grandes infraestructuras de computación.
“Este avance abre la puerta a una nueva generación de dispositivos inteligentes con consumo mínimo y gran capacidad de cálculo, esenciales para el desarrollo del internet de las cosas”, destaca Miquel J. Roca Adrover. Por su parte, Josep Lluís Rosselló subraya que “la codificación probabilística del chip se asemeja a la forma en que se comunican las neuronas del cerebro, lo que resulta clave para lograr una eficiencia energética tan elevada”.
El proyecto ha sido posible gracias al apoyo del programa Innova UIB-PIMES, y fue seleccionado para participar en el Espai Valida, una iniciativa destinada a la maduración de proyectos de I+D mediante pruebas de concepto y a facilitar su transferencia al mercado.
Con este desarrollo, la Universitat de les Illes Balears se posiciona en la vanguardia del diseño de chips de IA eficiente, un ámbito estratégico para reducir la dependencia de grandes centros de datos y avanzar hacia un modelo tecnológico más sostenible, distribuido y energéticamente responsable.
